(54) PHASE TRANSITION TYPE MEMORY ELEMENT AND ITS MANUFACTURE

(11) 4-45585 (A) (43) 14.2.1992 (19) JP

(21) Appl. No. 2-152678 (22) 13.6.1990


(71) CASIO COMPUT CO LTD (72) MAKOTO SASAKI

(51) Int. Cl⁵. H01L45 00,H01L27 10,H01L29 788,H01L29 792

PURPOSE: To reduce a current value of reset pulse which switches a memory element from "on" state to "off" state by making an entire region of a semicon-

ductor layer a current path.

CONSTITUTION: In a phase transition type memory element of this invention, a chalcogenide semiconductor layer between a lower electrode and an upper electrode is made a pillar semiconductor layer having diameter of 1.5 to 0.1 µm which is smaller than a diameter of 2 to 3 µm of a current path formed in a semiconductor layer of a conventional phase transition type memory element. Thereby, an entire region of the semiconductor layer becomes a current path. According to the phase transition type memory element, a diameter of a semiconductor layer is small and a volume of a current path (a volume of a entire of the semiconductor layer) is thereby small; therefore, it is possible to reduce a current value of reset pulse to change a chalcogenide semiconductor form crystal state to amorphous state and to reload a memory element from "on" state to "off" state.



11: substrate, 12: lower electrode, 13: chalcogenide, 14a: line part, 14: upper electrode, 15: insulating film

(1) 特許出顧公開

② 公開特許公報(A) 平4-45585

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)2月14日

H 01 L 45/00 27/10 29/788 29/792

4 3 1

6810-4M 8831-4M

7514-4M H 01 L 29/78

371

審査請求 未請求 請求項の数 2 (全8頁)

❷発明の名称

相転移型メモリ素子およびその製造方法

釣特 願 平2-152678

❷出 願 平2(1990)6月13日

放発 明 者 佐 々 木

東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

加出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

明 細 書

1. 発明の名称

相転移型メモリ素子およびその製造方法 2. 特許請求の範囲

- (1) 絶縁性基板上に形成された下部電極と、この下部電極の上に形成された柱状のカルコゲナイド系半導体層と、この半導体層の周囲に少なくとも前記半導体層の高さ以上の厚さに形成された絶縁と、前記半導体層の上端面の上に形成成された上部電極とからなり、かつ前記半導体層の直径を1.5μm~0.1μmの範囲にしたことを特徴とする相転移型メモリ索子。
- (2) 絶線性基板上に下部電極を形成した後、この基板上にカルコゲナイド系半導体層を堆積を せる工程と、この半導体層の前記下部電極上の 分の上に直径が1.5μm~0.1μmより優か に大きい上部電極を形成する工程と、この上部電極を をマスクとして前記半導体層をエッチングし、 前記上部電極の下に直径1.5μm~0.1μm の柱状半導体層を装す工程と、この後前記基板上

に絶縁材を整布して少なくとも前記半導体層の高さ以上の厚さの絶縁襲を形成する工程とからなることを特徴とする相転移型メモリ素子の製造方法。
3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、カルコゲナイド系半導体を用いた相 転移型メモリ素子およびその製造方法に関するも のである。

〔従来の技術〕

最近、不得発性メモリ素子として、カルコゲナイド系半導体を用いた相転移型のメモリ素子が開発されている。

この相転移型メモリ素子は、基本的には一対の電極間にカルコゲナイド系の半導体層を介在させたもので、この相転移型メモリ素子としては、従来、第3図に示すような構造のものが知られてい

この相転移型メモリ素子の構造を説明すると、 図中1はガラス板等からなる絶縁性基板であり、 この基板1上には下部電極2とそのライン部2 a が形成され、さらにこの基板1上には、前記録 3 が 電極2 およびライン部2 a を覆う層間絶縁に3 が 形成されている。この絶縁 3 には、下おり大 を の開口4 は一般に直径5 μ m ~ 1 0 μ m の 大 ド らの に形成されている。そして、カルコゲナイかりりに 形成されている。そして、カルコゲナイかりりに 形成されている。それを 3 の関口4 内のおりない 4 内のお分の下面において前記下部電極2 の 5 の上面において前記にている。 5 で上面はこの上部電極6 が形式 5 の上面はこの上部電極6 がおお 5 で、 5 の上面はこの上部電極5 に 3 の 5 でいる。なお、6 a は上部電極6 のライン部で 5 もる。

この相転移型メモリ素子は、カルコゲナイド系半導体のアモルファス状態から結晶状態および結晶状態からアモルファス状態への相転移を利用してオン状態とオフ状態とに書換えられるもので、例えば半導体層 5 の層単を 0 . 3 μ m とした相転移型メモリ素子は、パルス幅 3 0 μ sec ~ 2 0 0

5に奪われて急冷され、この電波パスA部分が結晶状態からアモルファス状態に戻って電流パスAの抵抗値が高くなり、メモリ素子がオフ状態となる。また、統出しは、電極2,6の一方に統出しパルスを印加し、メモリ素子のオン,オフ状態に応じて変化する他方の電極の出力を統取ることで行なわれる。

μ sec 、 被高 5 V ~ 1 O V のセットパルスの印加 によりオン状態となり、パルス幅 O . 3 μ sec , 電流値100mAのリセットパルスの印加により オフ状態に戻される。すなわち、下部電極2と上 都電極6との間に前記セットパルスを印加すると、 この電極2、6間の半導体層5中に生じるフィラ メント状の電流パスAを流れる電流によりジュー ル熱が発生して半導体層5の電流パスA部分がア モルファス状態から結晶状態に相転移し、電流パ スAの抵抗値が低くなってメモリ素子がオン状質 となる。なお、第3図では半導体層5中に生ずる 電流パスAを半導体層5の中央部に図示している が、この電流パスAは、半導体層5の最も電流が 流れやすい箇所に形成される。また、カルコゲナ イド系半導体は、結晶化した後は印加電圧を下げ てジュール熱をなくしてもアモルファス状態には 戻らず、したがってメモリ素子のオン状態はその まま保持される。また、電極2,6間に前記りセ ットパルスを印加すると、半導体層5の電流パス A 部分が一旦溶融した後その熱を周囲の半導体層

口4を設けてこの部分全体に半導体層 5 を形成している。

〔発明が解決しようとする課題〕

しかしながら、前記従来の相転移型メモリ素子は、その半導体層5中に生ずる電流パス A の電径 が 2 μ m ~ 3 μ m 程度であり、この電流パス A 部分の半導体が結晶状態とアモルファス状態とに 相転移領域を結晶状態とアモルファス状態に戻してメモリ素子をオン状態にアモルファス状態に戻してメモリ素子をオン状態があれて状態に書換えるリセットパルスとして大きな電流パルス(半導体層5の層単が 0 . 3 μ m の場合で 1 0 0 m A)を必要とするという問題をもっていた。

また、前記従来の相転移型メモリ素子は、半導体層5の相転移領域を除く部分がその全域にわたってアモルファス状態となっていることが必要であるため、その製造時のプロセス温度に制約があるという問題ももっていた。これは、相転移型メモリ素子の製造過程においてプロセス温度がカル

コゲナイド半導体の結晶化温度(アモルファス状 盤から結晶状態に相転移する温度)Tcを越え、 しかもその後に徐冷されると、半導体層5がその 全体にわたって結晶化してしまうためである。な お、半導体層与が結晶化しても、これを溶散して 急冷すれば半導体層5をアモルファス状態に戻す ことができるが、面質の大きな半導体層5の全 体をアモルファス状態に戻すには大きな電流パ ルス(例えば半導体層5の幅が10μm、層厚が 0. 3 μ m の場合は、数100 m A) を電極2, 6間に印加しなければならないため、電無2, 6 間を絶縁している絶縁膜3に絶縁破壊を発生させ るおそれがある。このため、従来の相転移型メモ リ素子は、前記結晶化温度丁cを越えないような プロセス温度で製造されているが、カルコゲナイ ド半導体の結晶化温度Tcは、この半導体の組成 にもよるが50℃~200℃であるため、この温 度以下にプロセス温度を抑えるには製造プロセス の自由度が大きく制的され、したがって、例えば 間じ基板1上に相転移型メモリ素子をマトリック

ス状に配列形成するとともにその駆動回路を構成 する薄膜トランジスタを形成する場合に、前記薄 膜トランジスタの製造プロセスも温度上の斜約を 受けてしまう。

さらに、前記従来の相転移型メモリ素子は、半導体層5の面積が大きいため、メモリの素子面積を小さくして集積度を上げることができないという問題ももっていた。

本発明はこのような実情にかんがみてなされたものであって、その目的とするところは、カルカゲナイド系半導体を結晶状態からアモルファス状態にしてメモリ素子をオン状態をからオフ状態をごとなった。製造時のプロセス温度の制約できるともに、製造時のプロセス温度の制約できるとして製造プロセスの自由度を広げることができる相転移型メモリ素子を提供することができる相転移型メモリ素子を提供することにある。

(雑題を解決するための手段)

本発明の相転移型メモリ業子は、絶報性基板上に形成された下部電極と、この下部電極の上に形成された柱状のカルコゲナイド系半導体層と、この半導体層の開閉に少なくとも前記半導体層の高さ以上の厚さに形成された絶縁膜と、前記半導体層の上端面の上に形成された上部電極とからなり、かつ前記半導体層の直径を1.5μm~0.1μmの範囲にしたことを特徴とするもので

 上の厚さの絶縁膜を形成する工程とからなること を特徴とするものである。

〔作用〕

すなわち、本発明の相転移型メモリ素子は、下 都電板と上部電板との間のカルコゲナイド基単雄 体層を、従来の相転移型メモリ素子においてそ の半導体層に形成される電流パスの直径 (2μm ~ 3 µ m) より小さな直径(1 . 5 µ m ~ 0 . 1 μm)の柱状半導体層とすることにより、この半 導体層の全域が電流パスとなるようにしたもので あり、この相転移型メモリ素子によれば、半導体 層の直径が小さく、したがって電流パスの体験 (半導体層全体の体験)が小さいため、カルコゲ ナイド系半導体を結晶状態からアモルファス状態 にしてメモリ素子をオン状態からオフ状態に書換 えるリセットパルスの電流値を小さくすることが できる。なお、本発明において前記半導体層の直 程を1. 5μ m ~ 0 . 1μ m の範囲としているの は、この半導体層の直径を1. 5μmより大きく すると、リセットパルスの電流値をあまり小さく

することができなくなり、また半導体層の直径を 0、 1 μ m より小さくすると、半導体層の直径が 小さすぎて安定した相転移が得られなくなるため である。また、この相転移型メモリ素子では、半 導体層の全域が電流パスとなってこの半導体層全 体がアモルファス状態と結晶状態とに相転移する ため、半導体層の初期状態はアモルファス状態で も結晶状態でもよく、したがって、その製造過程 でプロセス温度が半導体の結晶化温度を越えても 構わないから、製造時のプロセス温度の制約もな くして製造プロセスの自由度を広げることができ る。しかも、この相転移型メモリ素子では、半導 体層の直径を小さくしているため、素子面積も小 さくして集骸度を上げることができる。さらに、 この相転移型メモリ素子では前記半導体層の周囲 に少なくとも半導体層の高さ以上の厚さに絶縁 膜を形成しているから、半導体層の直径が1.5 μm~0.1μmと非常に小さくても、この半導 体層をその周囲の絶縁膜で補強することができ、 したがって機械的な強度も十分である。

の上には下部電極12およびそのライン部12a が形成されている。そして、前記下部電極12の 上には、柱状のカルコゲナイド系半導体署13が 垂直に形成されている。この半導体層13はそ の断面形状がほぼ円形をなしており、その高さh は0. 1 µ m ~ 0. 5 µ m、直径 a は 1. 5 µ m ~ O . 1 μ m の範囲となっている。なお、カルコ ゲナイド系半導体としては、例えば Ge - Te. In - Se 、Sb - Ge - Te 等の各種組成の半 郷体があり、この実施例でもこれら半導体を用い ている。この半導体層13の上端面の上には、こ の半導体層13の直径より値かに大きい直径(3 μm~1μm程度)の円形な上部電極14が形成 されている。また、前記基板11上には、前記半 導体層13の周囲に密接する絶縁膜15が形成さ れており、この絶録験15は、基板11のほぼ全 面にわたって、半導体層13の高さh以上でか つ前記上部電極14の上面が罵出する厚さに形 成されている。この絶縁襲15は、前記半導体層 13の補強と、下部電極12およびそのライン部

(実施例)

以下、本発明の一実施例を図面を参照して説明する。

第1 図はこの実施例の相転移型メモリ素子の断面図であり、ガラス板等からなる絶縁性基板 1 1

12 a と上部電極14 およびそのライン部14 a との間を絶縁する層間絶縁膜とを兼ねており、上、部電極14のライン部14 a は、この絶縁膜15 の上に上部電極14の上に重ねて記線されている。

第2回は前記相転移型メモリ素子の製造工程図であり、この相転移型メモリ素子は次のようにして製造される。

まず、第2回(a)に示すように、基板11上にCr 等の金属額を堆積し、この金属額をでまりリングラフィ法によりパターニングして下部電極12とそのライン部12aを形成する。

次に、第2図(b)に示すように、前記基板 11上にその全面にわたってカルコゲナイド系 半導体層15をCVD法等により0、1μm~ 0、5μmの厚さに堆積させ、さらにこの半導体 層15の上に上部電極14となるCr等の金属膜 Mを堆積させる。

次に、第2図(c)に示すように、前紀金属験 Mをフォトリソグラフィ法によりパターニング・ して、前紀下部電板12に対応する部分に直径3 μm~1μm程度の円形な上部電極14を形成する。

次に、第2図(d)に示すように、この上部電 **極14をマスクとして前記半導体層13をエッチ** ングして、この上部電板14の下の部分に直径 1. 5 μ m ~ 0. 1 μ m の 柱状の 半導体 層 1 4 を 残す。この半導体層13のエッチングは等方性エ ッチングによって行なう。この等方性エッチング によって半導体層13をエッチングすると、半導 体層13の上部電腦14でマスクされていない部 分がエッチング除去されるとともに、上部電極 14の下に柱状に残る半導体層13の外間がサイ ドエッチングされて、この柱状半導体層13の直 延が上部電腦14の直径より小さくなる。なお、 半導体層13の外周のサイドエッチング量は、エ ッチング時間によって決まるから、上部電極14 の直径とエッチング時間とを選択すれば、1.5 μm~ 0. 1 μmの範囲の任意の直径の半導体層 13を残すことができる。

次に、第2四(e)に示すように、基板11上

下部電極12と上部電極14との間のカルコゲ
・ナイド系半導体層13を、直径 a が1.5μm~
0.1μmの柱状半導体層としたものであり、この相転移型メモリ索子では、その半導体層13の 直径 a が従来の相転移型メモリ索子においてその 半導体層に形成される電流パスの直径(2μm~ 3μm)より小さいため、半導体層13の全域が 電流パスとなる。

そして、この相転移型メモリ素子によれば、半導体層13の直径が小さく、したがって電流パスの体質(半導体層13全体の体質)が小さいため、カルコゲナイド系半導体を結晶状態からアモルファス状態にしてメモリ素子をオン状態からオフ状態に書換えるリセットパルスの電流値を小さくすることができる。

すなわち、下記の表は、半導体層13の高されを 0.3μmにした場合の、半導体層13の直径と、この半導体層13を結晶状態からアモルファス状態に相転移させるのに必要なリセットパルスの電流値との関係を示している。

に、SOG (スピン・オン・ガラス)またはポリイミド樹脂等の煙布型絶縁材からなる絶縁膜15を上部電極14の上面高さより十分厚く被着させる。この場合、前記煙布型絶縁材は煙布時には液体であり、煙布後に焼成されて固体とされるものであるため、その煙布時に絶縁材が上部電極14の下に入り込んで半導体層13の外周に密接する。なお、煙布した絶縁材の焼成は、カルコゲナイド半導体の結晶化温度Tcを越える温度で行なってもよい。

次に、第2回(f)に示すように、前記絶録膜 15を上部電極14の上面を罵出させかつ半導体 層13の上端は罵出させない厚さまでエッチング バックする。

次に、第2図(g)に示すように、前記絶録 15の上に、Cr 等の金属膜を堆積しこの金属膜 をフォトリソグラフィ法によりバターニングす る方法で、上部電極14の上に重なるライン部 14aを形成し、相転移型メモリ素子を完成する。 すなわち、この実施例の相転移型メモリ素子は、

直径(10)	2.0	1.5	1.0	0.5	0.2	0.1
電流 (sA)	100	56.3	25.0	6.3	1.0	0.25

この表のように、半導体層13の直径が従来の相転移型メモリ素子においてその半導体層に形成される電流パスの直径と同程度(2μm)である場合は、半導体層13を結晶状態からアモルファスの電流値は100m A と従来の相転移型メモリ素子とほぼ同じであるが、半導体層13の直径を1.5μmにすると、前記リセットパルスの電流値は56.3m A と、従来の相転移型メモリ素子のほぼ1/2程度ですみ、さらに半導体層13の直径を小さくすると、リセットパルスの電流値もらに小さくですない。

なお、この実施例において、半導体層 1 3 の直径 a を 1 . 5 μ m ~ 0 . 1 μ m の範囲としているのは、半導体層 1 3 の直径を 1 . 5 μ m より大きくするとリセットパルスの電流値をあまり小さくすることができなくなり、また半導体層 1 3 の直径を 0 . 1 μ m より小さくすると安定した相転移

が得られなくなるためである。

しかも、この相転移型メモリ素子では、半導体 脂13の直径を小さくしているため、素子面積も 小さくして集積度を上げることができる。

さらに、この相転移型メモリ素子では半導体層 13の関圏にこの半導体層13の高さ以上の厚さ

形成して、この絶縁襲15で半導体層13を補強 させることができる。

なお、前記実施例では、半導体層13の周囲に 密接する絶縁襲15を、半導体層13の高され以 上でかつ上部電極14の上面が離出する厚さに形 成しているが、この絶縁襲15は、半導体層13 の上端面と面一な厚さとしてもよく、要は少なく とも半導体層13の高され以上の厚さであればよ

また、前記実施例の製造方法では、基板11上に堆積させたカルコゲナイド系半導体層13を、その上に形成した上部電極14をマスクとしてエッチングして柱状にパターニングは、フォトレジストレジストをマスクとするフォトリソグラフィ法によって行なってもよく、その場合は、基板11上に堆積させた半導体層13の上に直径が1.5μm~0.1μmより僅かに大きいフォトレジスト層をマスクとして単準体層13をエッチングして直径1.5μm~

に絶縁襲15を形成しているから、半導体層13の直径が1.5 μ m \sim 0.1 μ m と非常に小さくても、この半導体層13をその周囲の絶縁襲15で補強することができ、したがって模様的な強度も十分である。

0. 1 μ m の柱状半導体層を幾した後、前記基板 上に絶縁材を塗布して絶縁襲15を形成し、この。 絶縁襲15をエッチングパックして、その上に上 部電振14とそのライン部14aを同時に形成す ればよい。この場合、半導体層13の上に形成し たフォトレジスト層は、絶録膜15の形成前に剥 難しても、絶縁襲15の形成後に剥離してもよい。 なお、絶縁膜15の形成前にフォトレジスト層を 剥離した場合は、この後に塗布形成した絶縁膜 15を半導体層13の上端面と面一になるまでエ ッチングパックして半導体層13の上端面を露出 させればよく、また絶縁膜15の形成後にフォト レジスト層を刺離する場合は、前記絶録膜15を フォトレジスト層の上面を露出させかつ半導体層 13の上端は露出させない厚さまでエッチングパ ックして、この後フォトレジスト層を除去して半 導体層13の上端面を露出させればよい。

(発明の効果)

本発明の相転移型メモリ素子は、下部電極と上 部電極との間のカルコゲナイド系半導体層を、従

来の相転移型メモリ素子においてその半導体層に 形成される電流パスの直径(2μm~3μm)よ り小さな直径(1. 5 μm ~ 0. 1 μm) の柱状 半導体層とすることにより、この半導体層の全域 が電流パスとなるようにしたものであるから、カ ルコゲナイド系半導体を結晶状態からアモルファ ス状態にしてメモリ業子をオン状態からオフ状態 に書換えるリセットパルスの電流値を小さくする ことができるし、また、半導体層の全域が電流パ スとなってこの半導体層全体がアモルファス状態 と結晶状態とに相転移するために半導体層の初期 状態はアモルファス状態でも結晶状態でもよいか ら、製造時のプロセス温度の制約もなくして製造 プロセスの自由度を広げることができる。しかも、 この相転移型メモリ素子では、半導体層の直径を 小さくしているため、業子面製も小さくして集業 度を上げることができるし、さらに前記半導体層 の周囲に少なくとも半導体層の高さ以上の厚さに 絶縁膜を形成しているため、半導体層の直径が 1. 5μm~0. 1μmと非常に小さくても、こ

の半導体層をその周囲の絶縁膜で補強することが でき、したがって機械的な強度も十分である。


また、本発明の相転移型メモリ素子の製造方法 によれば、下部電極を形成した基板上にカルコゲ ナイド系半導体層を堆積させ、この半導体層の上 に直径が1、5μm~0、1μmより僅かに大き い上部電極を形成して、この上部電極をマスクと して前記半導体層をエッチングすることにより前 紀上部電極の下に直径1、5μm~0、1μmの 柱状半導体層を残しているから、前記上部電極を 利用して半導体層を柱状にパターニングすること ができ、したがって前記相転移型メモリ素子を容 易に製造することができるし、また前記半導体層 を柱状にパターニングした後に前記基板上に絶録 材を塗布して絶縁膜を形成しているため、この絶 緑膜を半導体層の周囲に密接させて形成して、こ の絶縁膜で半導体層を補強させることができる。 4. 図面の簡単な説明

第1図および第2図は本発明の一実施例を示す 相転移型メモリ素子の断面図およびその製造工程


図、第3図は従来の相転移要メモリ素子の新面図 * である。


11…基板、12…下部電板、13…カルコゲナイド系半導体層、14…上部電板、14ェッライン部、15…能律順。

出順人 カシオ計算機株式会社



-557-





第 3 図